Percobaan 1 Kondisi 5
Buatlah rangkaian seperti gambar percobaan 1 dengan menggunkan RS flip flop dan output 8 bit
2. Gambar Rangkaian Simulasi
[Kembali]
.png)
Percobaan 1 kondisi 5 menggunakan IC 74LS112 (JK Flip-Flop), tetapi yang diminta adalah RS flip-flop sehingga kaki J dan K nya tidak dihubungkan. Inputan J dan K berada pada kondisi floating yang berarti dapat bernilai 0 atau 1, tetapi dalam percobaan ini dianggap bernilai 1. Lalu karena output dari counter ini haruslah 8 bit maka jumlah flip-flop yang digunakan harus juga berjumlah 8. Pada percobaan Input clock sesudahnya berasal dari output Q yang berarti counter akan menghitung ke dari bit terkecil hingga terbesar (up counter).
Semua input R dan S; dan clock pada masing-masing flip-flop merupakan active low. Sedangkan, input R dan S pada percobaan berlogika 1 sehingga output flip-flop menjadi dipengaruhi oleh clock dan input J dan K. Dikarenakan Input J dan K dianggap bernilai 1 maka saat clock paling kiri aktif ( dari 1 ke 0) maka output Q akan bernilai 1. Sehingga, toggle pada flip-flop kedua lebih lambat karena clocknya berasal dari output flip-flop pertama dan begitu juga untuk flip-flop yang lainnya. Output Q flip-flop dari kiri ke kanan adalah LSB ke MSB.
Tidak ada komentar:
Posting Komentar