.png)
Rangkaian T flip-flop merupakan rangkaian J-k flip-flop yang inputan J dan K saling terhubung, pada rangkaian ini J dan K sama-sama terhubung ke Vcc atau berlogika 1. Inputan R terhubung dengan clock, sedangkan S yang berlogika 0 terhubung dengan B1. Kedua inputan R dan S serta clock merupakan active low.
Prinsip kerja rangkaian T flip-flop adalah jika input T (J dan K) berlogika 1 maka output Q dan Q’ akan berlawan dengan kondisi sebelumnya, sedangkan jika input T atau J dan K berlogika 0 maka output Q dan Q’ akan tetap atau tidak berubah. . Namun, pada rangkaian, output flip-flop pertama kali dipengaruhi oleh inputan R dan S. Pada Kondisi ini, R dan S tidak pernah sama-sama berlogika 1 sehingga output akan terus dipengaruhi oleh R dan S karena active low. Jika S=0 dan R=1 maka flip-flop berada dalam kondisi set atau output Q = 1 dan Q’ = 0. Jika R dan S sama-sama berlogika 0 maka flip-flop berada pada kondisi yang tidak diperbolehkan (terlarang) atau output Q dan Q’ sama-sama berlogika 1.
Output dari T flip-flop ini akan dipengaruhi oleh inputan T (J dan K) apabila kedua inputan R dan S berlogika 1 atau dalam kondisi tidak aktif. Pada keadaan tersebut, jika T=1 output akan berlawanan dengan kondisi sebelumnya saat sinyal clock beralih dari 1 ke 0.
Tidak ada komentar:
Posting Komentar