Percobaan 1 Kondisi 11
Buatlah
rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan
dengan ketentuan input B0=1, B1=1, B2=1, B3=clock, B4=0, B5=tidak dihubungkan,
B6=clock.
.png)
Rangkaian terdiri atas dua jenis flip-flop yaitu D flip-flop dan J-K flip-flop. Pada masing-masing flip-flop terdapat input tambahan yaitu R dan S. Pada D flip-flop input B5 tidak dihubungkan sedangkan B6 dihubungkan oleh clock. Pada J-K flip-flop, B2 = 1, B3 dihubungkan dengan clock B4 = 0. Untuk B1 dan B0 sama-sama berlogika 1. B1 terhubung pada inputan S masing-masing flip-flop, sedangkan B0 juga sama-sama terhubung ke inputan R masing-masing flip-flop.
Untuk rangkaian J-K flip-flop kedua inputan R dan S merupakan active low ,tetapi R dan S berlogika 1 maka output Flip-flop akan beralih dipengaruhi oleh inputan J dan K. Sinyal clock memiliki active low sehingga akan meneruskan sinyal input saat kondisi sinyal clock dari 0 ke 1. Inputan J=1 sedangkan K=0. Sehingga, berdasarkan tabel kondisi pada JK flip-flop maka outputnya adalah Q = 1 sedangkan Q’ = 0
Pada rangkaian D flip-flop input R dan S juga merupakan active low, tetapi pada rangkaian sama-sama berlogika 1 sehingga output flip-flip beralih menjadi dipengaruhi oleh D. Inputan D tidak dihubungkan sama sekali yang berarti dalam kondisi floating atau dapat dikatakan berlogika 0. Clock pada rangkaian merupakan active high yang berarti melewatkan sinyal pada saat dari kondisi 0 ke 1. Secara sederhana, prinsip D fli[-flop adalah output Q bernilai sama dengan D, namun pada kondisi Floating terjadi pengecualian, dimana jika D=0 maka output Q = 1 dan Q,=0.
Tidak ada komentar:
Posting Komentar