Laporan Akhir 1 Modul 2




1. Jurnal
[Kembali]

2. Alat dan Bahan [Kembali]
a. Jumper
Gambar 1. Jumper

b.Panel DL 2203D 
c.Panel DL 2203C 
d.Panel DL 2203S
Gambar 2. Modul De Lorenzo

Bahan (proteus)

a. IC 74LS112 (JK filp flop)


Gambar 3. IC 74LS112


b. IC 7404 (D Flip-flop)

Gambar 4. IC 7404

c. Power DC

Gambar 5. Power DC

d. Switch (SW-SPDT)

Gambar 6. Switch


e. Logicprobe atau LED
Gambar 7. Logic Probe

3. Rangkaian Simulasi [Kembali]


4. Prinsip Kerja Rangkaian [Kembali]

    Rangkaian terdiri atas dua jenis flip-flop yaitu D flip-flop dan J-K flip-flop. Pada masing-masing  flip-flop terdapat input tambahan yaitu R dan S. Pada D flip-flop, input R dan S divariasikan untuk tiga percobaan pertama. Dapat dilihat variasinya pada jurnal, begitu pula dengan outputnya. Input R dan S pada kedua flip flop merupakan active low, sehingga aktif saat peralihan logika dari 1 ke 0. Namun, jika diminta untuk berlogika 1(seperti pada jurnal untuk tabel no. 4-7, maka untuk set dan resetnya tidak aktif. Sehingga output Q dan Q not dipengaruhi oleh input J-K atau D pada flip flop. Pada kaki J terhubung B2 dan untuk K terhubung input B4. Pada B3 terhubung clock(untuk J-K flip-flop) yang berfungsi untuk mengontrol output berdasarkan input J dan K. Untuk D flip flop,  B6 terhubung clock yang berfungsi juga untuk mengontrol output berdasarkan inputan D.

5. Video Rangkaian [Kembali]



6. Analisis [Kembali]

1. Bagaimana jika B0 dan B1 sama sama diberi logika 0, apa yang terjadi pada rangkaian?


    Jika B0 dan B1 sama-sama berlogika nol kedua flip-flop akan mengalami kondisi terlarang atau output masing-masing flip-flop adalah sama-sama bernilai Q1 = 1 dan Q’= 1. Hal itu karena inputan R dan S pada kedua flip-flop merupakan active low atau akan aktif saat berlogika nol. jika R dan S sama-sama aktif maka itu sama dengan kondisi S = 1 dan R = 1 pada S-R flip-flop yang merupakan kondisi terlarang.


2. Bagaimana jika B3 diputuskan/tidak dibubungkan pada rangkaian apa yang terjadi pada rangkaian?


    Jika B3 diputus berarti J-K flip-flop tidak memiliki clock yang akan meneruskan input J dan K. sehingga output J-K flip-flop seluruhnya akan dipengaruhi oleh input R dan S.


3. Jelaskan apa yang dimaksud kondisi toggle, kondisi not change, dan kondisi terlarang pada Flip-Flop!

  • Kondisi toggle adalah kondisi yang menyebabkan output menjadi kebalikan dari output kondisi sebelumnya. Pada percobaan, dapat terjadi pada J-K flip-flop saat J = 1 dan K = 1.
  • Kondisi not change adalah kondisi yang menyebabkan output sama dengan keadaan sebelumnya. Pada percobaan, dapat terjadi jika J = 0 dan K = 0.
  • Kondisi terlarang adalah kondisi yang menyebabkan output Q dan Q’ sama-sama bernilai 1 atau 0. Pada percobaan, dapat terjadi ketika R = 0 dan S = 0.


7. Link Download [Kembali]

Tidak ada komentar:

Posting Komentar

M4

[KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Pendahuluan 2. Tujuan 3. Alat dan Bahan 4. Dasar Teori Percobaan a. ...